home *** CD-ROM | disk | FTP | other *** search
/ Cream of the Crop 1 / Cream of the Crop 1.iso / PROGRAM / GAS_1_38.ARJ / I3OPCODE.H < prev    next >
Text File  |  1990-01-23  |  30KB  |  798 lines
  1. /* i386-opcode.h -- Intel 80386 opcode table
  2.    Copyright (C) 1989, Free Software Foundation.
  3.  
  4. This file is part of GAS, the GNU Assembler.
  5.  
  6. GAS is free software; you can redistribute it and/or modify
  7. it under the terms of the GNU General Public License as published by
  8. the Free Software Foundation; either version 1, or (at your option)
  9. any later version.
  10.  
  11. GAS is distributed in the hope that it will be useful,
  12. but WITHOUT ANY WARRANTY; without even the implied warranty of
  13. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14. GNU General Public License for more details.
  15.  
  16. You should have received a copy of the GNU General Public License
  17. along with GAS; see the file COPYING.  If not, write to
  18. the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.  */
  19.    
  20. template i386_optab[] = {
  21.  
  22. #define _ None
  23. /* move instructions */
  24. { "mov", 2, 0xa0, _, DW|NoModrm, Disp32, Acc, 0 },
  25. { "mov", 2, 0x88, _, DW|Modrm, Reg, Reg|Mem, 0 },
  26. { "mov", 2, 0xb0, _, ShortFormW, Imm, Reg, 0 },
  27. { "mov", 2, 0xc6, _,  W|Modrm,  Imm, Reg|Mem, 0 },
  28. { "mov", 2, 0x8c, _, D|Modrm,  SReg3|SReg2, Reg16|Mem16, 0 },
  29. /* move to/from control debug registers */
  30. { "mov", 2, 0x0f20, _, D|Modrm, Control, Reg32, 0},
  31. { "mov", 2, 0x0f21, _, D|Modrm, Debug, Reg32, 0},
  32. { "mov", 2, 0x0f24, _, D|Modrm, Test, Reg32, 0},
  33.  
  34. /* move with sign extend */
  35. /* "movsbl" & "movsbw" must not be unified into "movsb" to avoid
  36.    conflict with the "movs" string move instruction.  Thus,
  37.    {"movsb", 2, 0x0fbe, _, ReverseRegRegmem|Modrm, Reg8|Mem,  Reg16|Reg32, 0},
  38.    is not kosher; we must seperate the two instructions. */
  39. {"movsbl", 2, 0x0fbe, _, ReverseRegRegmem|Modrm, Reg8|Mem,  Reg32, 0},
  40. {"movsbw", 2, 0x660fbe, _, ReverseRegRegmem|Modrm, Reg8|Mem,  Reg16, 0},
  41. {"movswl", 2, 0x0fbf, _, ReverseRegRegmem|Modrm, Reg16|Mem, Reg32, 0},
  42.  
  43. /* move with zero extend */
  44. {"movzb", 2, 0x0fb6, _, ReverseRegRegmem|Modrm, Reg8|Mem, Reg16|Reg32, 0},
  45. {"movzwl", 2, 0x0fb7, _, ReverseRegRegmem|Modrm, Reg16|Mem, Reg32, 0},
  46.  
  47. /* push instructions */
  48. {"push", 1, 0x50, _, ShortForm, WordReg,0,0 },
  49. {"push", 1, 0xff, 0x6,  Modrm, WordReg|WordMem, 0, 0 },
  50. {"push", 1, 0x6a, _, NoModrm, Imm8S, 0, 0},
  51. {"push", 1, 0x68, _, NoModrm, Imm32, 0, 0},
  52. {"push", 1, 0x06, _,  Seg2ShortForm, SReg2,0,0 },
  53. {"push", 1, 0x0fa0, _, Seg3ShortForm, SReg3,0,0 },
  54. /* push all */
  55. {"pusha", 0, 0x60, _, NoModrm, 0, 0, 0 },
  56.  
  57. /* pop instructions */
  58. {"pop", 1, 0x58, _, ShortForm, WordReg,0,0 },
  59. {"pop", 1, 0x8f, 0x0,  Modrm, WordReg|WordMem, 0, 0 },
  60. #define POP_SEG_SHORT 0x7
  61. {"pop", 1, 0x07, _,  Seg2ShortForm, SReg2,0,0 },
  62. {"pop", 1, 0x0fa1, _, Seg3ShortForm, SReg3,0,0 },
  63. /* pop all */
  64. {"popa", 0, 0x61, _, NoModrm, 0, 0, 0 },
  65.  
  66. /* xchg exchange instructions
  67.    xchg commutes:  we allow both operand orders */
  68. {"xchg", 2, 0x90, _, ShortForm, WordReg, Acc, 0 },
  69. {"xchg", 2, 0x90, _, ShortForm, Acc, WordReg, 0 },
  70. {"xchg", 2, 0x86, _, W|Modrm, Reg, Reg|Mem, 0 },
  71. {"xchg", 2, 0x86, _, W|Modrm, Reg|Mem, Reg, 0 },
  72.  
  73. /* in/out from ports */
  74. {"in", 2, 0xe4, _, W|NoModrm, Imm8, Acc, 0 },
  75. {"in", 2, 0xec, _, W|NoModrm, InOutPortReg, Acc, 0 },
  76. {"out", 2, 0xe6, _, W|NoModrm, Acc, Imm8, 0 },
  77. {"out", 2, 0xee, _, W|NoModrm, Acc, InOutPortReg, 0 },
  78.  
  79. /* load effective address */
  80. {"lea", 2, 0x8d, _, Modrm, WordMem, WordReg, 0 },
  81.  
  82. /* load segment registers from memory */
  83. {"lds", 2, 0xc5, _, Modrm, Mem, Reg32, 0},
  84. {"les", 2, 0xc4, _, Modrm, Mem, Reg32, 0},
  85. {"lfs", 2, 0x0fb4, _, Modrm, Mem, Reg32, 0},
  86. {"lgs", 2, 0x0fb5, _, Modrm, Mem, Reg32, 0},
  87. {"lss", 2, 0x0fb2, _, Modrm, Mem, Reg32, 0},
  88.  
  89. /* flags register instructions */
  90. {"clc", 0, 0xf8, _, NoModrm, 0, 0, 0},
  91. {"cld", 0, 0xfc, _, NoModrm, 0, 0, 0},
  92. {"cli", 0, 0xfa, _, NoModrm, 0, 0, 0},
  93. {"clts", 0, 0x0f06, _, NoModrm, 0, 0, 0},
  94. {"cmc", 0, 0xf5, _, NoModrm, 0, 0, 0},
  95. {"lahf", 0, 0x9f, _, NoModrm, 0, 0, 0},
  96. {"sahf", 0, 0x9e, _, NoModrm, 0, 0, 0},
  97. {"pushf", 0, 0x9c, _, NoModrm, 0, 0, 0},
  98. {"popf", 0, 0x9d, _, NoModrm, 0, 0, 0},
  99. {"stc", 0, 0xf9, _, NoModrm, 0, 0, 0},
  100. {"std", 0, 0xfd, _, NoModrm, 0, 0, 0},
  101. {"sti", 0, 0xfb, _, NoModrm, 0, 0, 0},
  102.  
  103. {"add", 2, 0x0,  _, DW|Modrm, Reg, Reg|Mem, 0},
  104. {"add", 2, 0x83, 0,  Modrm, Imm8S, WordReg|WordMem, 0},
  105. {"add", 2, 0x4,  _,  W|NoModrm, Imm,  Acc,    0},
  106. {"add", 2, 0x80, 0, W|Modrm, Imm, Reg|Mem, 0},
  107.  
  108. {"inc", 1, 0x40, _, ShortForm, WordReg, 0, 0},
  109. {"inc", 1, 0xfe, 0, W|Modrm, Reg|Mem, 0, 0},
  110.  
  111. {"sub", 2, 0x28,  _, DW|Modrm, Reg, Reg|Mem, 0},
  112. {"sub", 2, 0x83, 5,  Modrm, Imm8S, WordReg|WordMem, 0},
  113. {"sub", 2, 0x2c,  _,  W|NoModrm, Imm,  Acc,    0},
  114. {"sub", 2, 0x80, 5,  W|Modrm, Imm, Reg|Mem, 0},
  115.  
  116. {"dec", 1, 0x48, _, ShortForm, WordReg, 0, 0},
  117. {"dec", 1, 0xfe, 1, W|Modrm, Reg|Mem, 0, 0},
  118.  
  119. {"sbb", 2, 0x18,  _, DW|Modrm, Reg, Reg|Mem, 0},
  120. {"sbb", 2, 0x83, 3,  Modrm, Imm8S, WordReg|WordMem, 0},
  121. {"sbb", 2, 0x1c,  _,  W|NoModrm, Imm,  Acc,    0},
  122. {"sbb", 2, 0x80, 3,  W|Modrm, Imm, Reg|Mem, 0},
  123.  
  124. {"cmp", 2, 0x38,  _, DW|Modrm, Reg, Reg|Mem, 0},
  125. {"cmp", 2, 0x83, 7,  Modrm, Imm8S, WordReg|WordMem, 0},
  126. {"cmp", 2, 0x3c,  _,  W|NoModrm, Imm,  Acc,    0},
  127. {"cmp", 2, 0x80, 7,  W|Modrm, Imm, Reg|Mem, 0},
  128.  
  129. {"test", 2, 0x84, _, W|Modrm, Reg|Mem, Reg, 0},
  130. {"test", 2, 0x84, _, W|Modrm, Reg, Reg|Mem, 0},
  131. {"test", 2, 0xa8, _, W|NoModrm, Imm, Acc, 0},
  132. {"test", 2, 0xf6, 0, W|Modrm, Imm, Reg|Mem, 0},
  133.  
  134. {"and", 2, 0x20,  _, DW|Modrm, Reg, Reg|Mem, 0},
  135. {"and", 2, 0x83, 4,  Modrm, Imm8S, WordReg|WordMem, 0},
  136. {"and", 2, 0x24,  _,  W|NoModrm, Imm,  Acc,    0},
  137. {"and", 2, 0x80, 4,  W|Modrm, Imm, Reg|Mem, 0},
  138.  
  139. {"or", 2, 0x08,  _, DW|Modrm, Reg, Reg|Mem, 0},
  140. {"or", 2, 0x83, 1,  Modrm, Imm8S, WordReg|WordMem, 0},
  141. {"or", 2, 0x0c,  _,  W|NoModrm, Imm,  Acc,    0},
  142. {"or", 2, 0x80, 1,  W|Modrm, Imm, Reg|Mem, 0},
  143.  
  144. {"xor", 2, 0x30,  _, DW|Modrm, Reg, Reg|Mem, 0},
  145. {"xor", 2, 0x83, 6,  Modrm, Imm8S, WordReg|WordMem, 0},
  146. {"xor", 2, 0x34,  _,  W|NoModrm, Imm,  Acc,    0},
  147. {"xor", 2, 0x80, 6,  W|Modrm, Imm, Reg|Mem, 0},
  148.  
  149. {"adc", 2, 0x10,  _, DW|Modrm, Reg, Reg|Mem, 0},
  150. {"adc", 2, 0x83, 2,  Modrm, Imm8S, WordReg|WordMem, 0},
  151. {"adc", 2, 0x14,  _,  W|NoModrm, Imm,  Acc,    0},
  152. {"adc", 2, 0x80, 2,  W|Modrm, Imm, Reg|Mem, 0},
  153.  
  154. {"neg", 1, 0xf6, 3, W|Modrm, Reg|Mem, 0, 0},
  155. {"not", 1, 0xf6, 2, W|Modrm, Reg|Mem, 0, 0},
  156.  
  157. {"aaa", 0, 0x37, _, NoModrm, 0, 0, 0},
  158. {"aas", 0, 0x3f, _, NoModrm, 0, 0, 0},
  159. {"daa", 0, 0x27, _, NoModrm, 0, 0, 0},
  160. {"das", 0, 0x2f, _, NoModrm, 0, 0, 0},
  161. {"aad", 0, 0xd50a, _, NoModrm, 0, 0, 0},
  162. {"aam", 0, 0xd40a, _, NoModrm, 0, 0, 0},
  163.  
  164. /* conversion insns */
  165. /* conversion:  intel naming */
  166. {"cbw", 0, 0x6698, _, NoModrm, 0, 0, 0},
  167. {"cwd", 0, 0x6699, _, NoModrm, 0, 0, 0},
  168. {"cwde", 0, 0x98, _, NoModrm, 0, 0, 0},
  169. {"cdq", 0, 0x99, _, NoModrm, 0, 0, 0},
  170. /*  att naming */
  171. {"cbtw", 0, 0x6698, _, NoModrm, 0, 0, 0},
  172. {"cwtl", 0, 0x98, _, NoModrm, 0, 0, 0},
  173. {"cwtd", 0, 0x6699, _, NoModrm, 0, 0, 0},
  174. {"cltd", 0, 0x99, _, NoModrm, 0, 0, 0},
  175.  
  176. /* Warning! the mul/imul (opcode 0xf6) must only have 1 operand!  They are
  177.    expanding 64-bit multiplies, and *cannot* be selected to accomplish
  178.    'imul %ebx, %eax' (opcode 0x0faf must be used in this case)
  179.    These multiplies can only be selected with single opearnd forms. */
  180. {"mul",  1, 0xf6, 4, W|Modrm, Reg|Mem, 0, 0},
  181. {"imul", 1, 0xf6, 5, W|Modrm, Reg|Mem, 0, 0},
  182.  
  183.  
  184.  
  185.  
  186. /* imulKludge here is needed to reverse the i.rm.reg & i.rm.regmem fields.
  187.    These instructions are exceptions:  'imul $2, %eax, %ecx' would put
  188.    '%eax' in the reg field and '%ecx' in the regmem field if we did not
  189.    switch them. */
  190. {"imul", 2, 0x0faf, _, Modrm|ReverseRegRegmem, WordReg|Mem, WordReg, 0},
  191. {"imul", 3, 0x6b, _, Modrm|ReverseRegRegmem, Imm8S, WordReg|Mem, WordReg},
  192. {"imul", 3, 0x69, _, Modrm|ReverseRegRegmem, Imm16|Imm32, WordReg|Mem, WordReg},
  193. /*
  194.   imul with 2 operands mimicks imul with 3 by puting register both
  195.   in i.rm.reg & i.rm.regmem fields
  196. */
  197. {"imul", 2, 0x6b, _, Modrm|imulKludge, Imm8S, WordReg, 0},
  198. {"imul", 2, 0x69, _, Modrm|imulKludge, Imm16|Imm32, WordReg, 0},
  199. {"div", 1, 0xf6, 6, W|Modrm, Reg|Mem, 0, 0},
  200. {"div", 2, 0xf6, 6, W|Modrm, Reg|Mem, Acc, 0},
  201. {"idiv", 1, 0xf6, 7, W|Modrm, Reg|Mem, 0, 0},
  202. {"idiv", 2, 0xf6, 7, W|Modrm, Reg|Mem, Acc, 0},
  203.  
  204. {"rol", 2, 0xd0, 0, W|Modrm, Imm1, Reg|Mem, 0},
  205. {"rol", 2, 0xc0, 0, W|Modrm, Imm8, Reg|Mem, 0},
  206. {"rol", 2, 0xd2, 0, W|Modrm, ShiftCount, Reg|Mem, 0},
  207. {"rol", 1, 0xd0, 0, W|Modrm, Reg|Mem, 0, 0},
  208.  
  209. {"ror", 2, 0xd0, 1, W|Modrm, Imm1, Reg|Mem, 0},
  210. {"ror", 2, 0xc0, 1, W|Modrm, Imm8, Reg|Mem, 0},
  211. {"ror", 2, 0xd2, 1, W|Modrm, ShiftCount, Reg|Mem, 0},
  212. {"ror", 1, 0xd0, 1, W|Modrm, Reg|Mem, 0, 0},
  213.  
  214. {"rcl", 2, 0xd0, 2, W|Modrm, Imm1, Reg|Mem, 0},
  215. {"rcl", 2, 0xc0, 2, W|Modrm, Imm8, Reg|Mem, 0},
  216. {"rcl", 2, 0xd2, 2, W|Modrm, ShiftCount, Reg|Mem, 0},
  217. {"rcl", 1, 0xd0, 2, W|Modrm, Reg|Mem, 0, 0},
  218.  
  219. {"rcr", 2, 0xd0, 3, W|Modrm, Imm1, Reg|Mem, 0},
  220. {"rcr", 2, 0xc0, 3, W|Modrm, Imm8, Reg|Mem, 0},
  221. {"rcr", 2, 0xd2, 3, W|Modrm, ShiftCount, Reg|Mem, 0},
  222. {"rcr", 1, 0xd0, 3, W|Modrm, Reg|Mem, 0, 0},
  223.  
  224. {"sal", 2, 0xd0, 4, W|Modrm, Imm1, Reg|Mem, 0},
  225. {"sal", 2, 0xc0, 4, W|Modrm, Imm8, Reg|Mem, 0},
  226. {"sal", 2, 0xd2, 4, W|Modrm, ShiftCount, Reg|Mem, 0},
  227. {"sal", 1, 0xd0, 4, W|Modrm, Reg|Mem, 0, 0},
  228. {"shl", 2, 0xd0, 4, W|Modrm, Imm1, Reg|Mem, 0},
  229. {"shl", 2, 0xc0, 4, W|Modrm, Imm8, Reg|Mem, 0},
  230. {"shl", 2, 0xd2, 4, W|Modrm, ShiftCount, Reg|Mem, 0},
  231. {"shl", 1, 0xd0, 4, W|Modrm, Reg|Mem, 0, 0},
  232.  
  233. {"shld", 3, 0x0fa4, _, Modrm, Imm8, WordReg, WordReg|Mem},
  234. {"shld", 3, 0x0fa5, _, Modrm, ShiftCount, WordReg, WordReg|Mem},
  235.  
  236. {"shr", 2, 0xd0, 5, W|Modrm, Imm1, Reg|Mem, 0},
  237. {"shr", 2, 0xc0, 5, W|Modrm, Imm8, Reg|Mem, 0},
  238. {"shr", 2, 0xd2, 5, W|Modrm, ShiftCount, Reg|Mem, 0},
  239. {"shr", 1, 0xd0, 5, W|Modrm, Reg|Mem, 0, 0},
  240.  
  241. {"shrd", 3, 0x0fac, _, Modrm, Imm8, WordReg, WordReg|Mem},
  242. {"shrd", 3, 0x0fad, _, Modrm, ShiftCount, WordReg, WordReg|Mem},
  243.  
  244. {"sar", 2, 0xd0, 7, W|Modrm, Imm1, Reg|Mem, 0},
  245. {"sar", 2, 0xc0, 7, W|Modrm, Imm8, Reg|Mem, 0},
  246. {"sar", 2, 0xd2, 7, W|Modrm, ShiftCount, Reg|Mem, 0},
  247. {"sar", 1, 0xd0, 7, W|Modrm, Reg|Mem, 0, 0},
  248.  
  249. /* control transfer instructions */
  250. #define CALL_PC_RELATIVE 0xe8
  251. {"call", 1, 0xe8, _, JumpDword, Disp32, 0, 0},
  252. {"call", 1, 0xff, 2, Modrm, Reg|Mem|JumpAbsolute, 0, 0},
  253. #define CALL_FAR_IMMEDIATE 0x9a
  254. {"lcall", 2, 0x9a, _, JumpInterSegment, Imm16, Abs32, 0},
  255. {"lcall", 1, 0xff, 3, Modrm, Mem, 0, 0},
  256.  
  257. #define JUMP_PC_RELATIVE 0xeb
  258. {"jmp", 1, 0xeb, _, Jump, Disp, 0, 0},
  259. {"jmp", 1, 0xff, 4, Modrm, Reg32|Mem|JumpAbsolute, 0, 0},
  260. #define JUMP_FAR_IMMEDIATE 0xea
  261. {"ljmp", 2, 0xea, _, JumpInterSegment, Imm16, Imm32, 0},
  262. {"ljmp", 1, 0xff, 5, Modrm, Mem, 0, 0},
  263.  
  264. {"ret", 0, 0xc3, _, NoModrm, 0, 0, 0},
  265. {"ret", 1, 0xc2, _, NoModrm, Imm16, 0, 0},
  266. {"lret", 0, 0xcb, _, NoModrm, 0, 0, 0},
  267. {"lret", 1, 0xca, _, NoModrm, Imm16, 0, 0},
  268. {"enter", 2, 0xc8, _, NoModrm, Imm16, Imm8, 0},
  269. {"leave", 0, 0xc9, _, NoModrm, 0, 0, 0},
  270.  
  271. /* conditional jumps */
  272. {"jo", 1, 0x70, _, Jump, Disp, 0, 0},
  273.  
  274. {"jno", 1, 0x71, _, Jump, Disp, 0, 0},
  275.  
  276. {"jb", 1, 0x72, _, Jump, Disp, 0, 0},
  277. {"jc", 1, 0x72, _, Jump, Disp, 0, 0},
  278. {"jnae", 1, 0x72, _, Jump, Disp, 0, 0},
  279.  
  280. {"jnb", 1, 0x73, _, Jump, Disp, 0, 0},
  281. {"jnc", 1, 0x73, _, Jump, Disp, 0, 0},
  282. {"jae", 1, 0x73, _, Jump, Disp, 0, 0},
  283.  
  284. {"je", 1, 0x74, _, Jump, Disp, 0, 0},
  285. {"jz", 1, 0x74, _, Jump, Disp, 0, 0},
  286.  
  287. {"jne", 1, 0x75, _, Jump, Disp, 0, 0},
  288. {"jnz", 1, 0x75, _, Jump, Disp, 0, 0},
  289.  
  290. {"jbe", 1, 0x76, _, Jump, Disp, 0, 0},
  291. {"jna", 1, 0x76, _, Jump, Disp, 0, 0},
  292.  
  293. {"jnbe", 1, 0x77, _, Jump, Disp, 0, 0},
  294. {"ja", 1, 0x77, _, Jump, Disp, 0, 0},
  295.  
  296. {"js", 1, 0x78, _, Jump, Disp, 0, 0},
  297.  
  298. {"jns", 1, 0x79, _, Jump, Disp, 0, 0},
  299.  
  300. {"jp", 1, 0x7a, _, Jump, Disp, 0, 0},
  301. {"jpe", 1, 0x7a, _, Jump, Disp, 0, 0},
  302.  
  303. {"jnp", 1, 0x7b, _, Jump, Disp, 0, 0},
  304. {"jpo", 1, 0x7b, _, Jump, Disp, 0, 0},
  305.  
  306. {"jl", 1, 0x7c, _, Jump, Disp, 0, 0},
  307. {"jnge", 1, 0x7c, _, Jump, Disp, 0, 0},
  308.  
  309. {"jnl", 1, 0x7d, _, Jump, Disp, 0, 0},
  310. {"jge", 1, 0x7d, _, Jump, Disp, 0, 0},
  311.  
  312. {"jle", 1, 0x7e, _, Jump, Disp, 0, 0},
  313. {"jng", 1, 0x7e, _, Jump, Disp, 0, 0},
  314.  
  315. {"jnle", 1, 0x7f, _, Jump, Disp, 0, 0},
  316. {"jg", 1, 0x7f, _, Jump, Disp, 0, 0},
  317.  
  318. /* these turn into pseudo operations when disp is larger than 8 bits */
  319. #define IS_JUMP_ON_CX_ZERO(o) \
  320.   (o == 0x67e3)
  321. #define IS_JUMP_ON_ECX_ZERO(o) \
  322.   (o == 0xe3)
  323.  
  324. {"jcxz", 1, 0x67e3, _, JumpByte, Disp, 0, 0},
  325. {"jecxz", 1, 0xe3, _, JumpByte, Disp, 0, 0},
  326.  
  327. #define IS_LOOP_ECX_TIMES(o) \
  328.   (o == 0xe2 || o == 0xe1 || o == 0xe0)
  329.  
  330. {"loop", 1, 0xe2, _, JumpByte, Disp, 0, 0},
  331.  
  332. {"loopz", 1, 0xe1, _, JumpByte, Disp, 0, 0},
  333. {"loope", 1, 0xe1, _, JumpByte, Disp, 0, 0},
  334.  
  335. {"loopnz", 1, 0xe0, _, JumpByte, Disp, 0, 0},
  336. {"loopne", 1, 0xe0, _, JumpByte, Disp, 0, 0},
  337.  
  338. /* set byte on flag instructions */
  339. {"seto", 1, 0x0f90, 0, Modrm, Reg8|Mem, 0, 0},
  340.  
  341. {"setno", 1, 0x0f91, 0, Modrm, Reg8|Mem, 0, 0},
  342.  
  343. {"setb", 1, 0x0f92, 0, Modrm, Reg8|Mem, 0, 0},
  344. {"setnae", 1, 0x0f92, 0, Modrm, Reg8|Mem, 0, 0},
  345.  
  346. {"setnb", 1, 0x0f93, 0, Modrm, Reg8|Mem, 0, 0},
  347. {"setae", 1, 0x0f93, 0, Modrm, Reg8|Mem, 0, 0},
  348.  
  349. {"sete", 1, 0x0f94, 0, Modrm, Reg8|Mem, 0, 0},
  350. {"setz", 1, 0x0f94, 0, Modrm, Reg8|Mem, 0, 0},
  351.  
  352. {"setne", 1, 0x0f95, 0, Modrm, Reg8|Mem, 0, 0},
  353. {"setnz", 1, 0x0f95, 0, Modrm, Reg8|Mem, 0, 0},
  354.  
  355. {"setbe", 1, 0x0f96, 0, Modrm, Reg8|Mem, 0, 0},
  356. {"setna", 1, 0x0f96, 0, Modrm, Reg8|Mem, 0, 0},
  357.  
  358. {"setnbe", 1, 0x0f97, 0, Modrm, Reg8|Mem, 0, 0},
  359. {"seta", 1, 0x0f97, 0, Modrm, Reg8|Mem, 0, 0},
  360.  
  361. {"sets", 1, 0x0f98, 0, Modrm, Reg8|Mem, 0, 0},
  362.  
  363. {"setns", 1, 0x0f99, 0, Modrm, Reg8|Mem, 0, 0},
  364.  
  365. {"setp", 1, 0x0f9a, 0, Modrm, Reg8|Mem, 0, 0},
  366. {"setpe", 1, 0x0f9a, 0, Modrm, Reg8|Mem, 0, 0},
  367.  
  368. {"setnp", 1, 0x0f9b, 0, Modrm, Reg8|Mem, 0, 0},
  369. {"setpo", 1, 0x0f9b, 0, Modrm, Reg8|Mem, 0, 0},
  370.  
  371. {"setl", 1, 0x0f9c, 0, Modrm, Reg8|Mem, 0, 0},
  372. {"setnge", 1, 0x0f9c, 0, Modrm, Reg8|Mem, 0, 0},
  373.  
  374. {"setnl", 1, 0x0f9d, 0, Modrm, Reg8|Mem, 0, 0},
  375. {"setge", 1, 0x0f9d, 0, Modrm, Reg8|Mem, 0, 0},
  376.  
  377. {"setle", 1, 0x0f9e, 0, Modrm, Reg8|Mem, 0, 0},
  378. {"setng", 1, 0x0f9e, 0, Modrm, Reg8|Mem, 0, 0},
  379.  
  380. {"setnle", 1, 0x0f9f, 0, Modrm, Reg8|Mem, 0, 0},
  381. {"setg", 1, 0x0f9f, 0, Modrm, Reg8|Mem, 0, 0},
  382.  
  383. #define IS_STRING_INSTRUCTION(o) \
  384.   ((o) == 0xa6 || (o) == 0x6c || (o) == 0x6e || (o) == 0x6e || \
  385.    (o) == 0xac || (o) == 0xa4 || (o) == 0xae || (o) == 0xaa || \
  386.    (o) == 0xd7)
  387.  
  388. /* string manipulation */
  389. {"cmps", 0, 0xa6, _, W|NoModrm, 0, 0, 0},
  390. {"ins", 0, 0x6c, _, W|NoModrm, 0, 0, 0},
  391. {"outs", 0, 0x6e, _, W|NoModrm, 0, 0, 0},
  392. {"lods", 0, 0xac, _, W|NoModrm, 0, 0, 0},
  393. {"movs", 0, 0xa4, _, W|NoModrm, 0, 0, 0},
  394. {"scas", 0, 0xae, _, W|NoModrm, 0, 0, 0},
  395. {"stos", 0, 0xaa, _, W|NoModrm, 0, 0, 0},
  396. {"xlat", 0, 0xd7, _, NoModrm, 0, 0, 0},
  397.  
  398. /* bit manipulation */
  399. {"bsf", 2, 0x0fbc, _, Modrm|ReverseRegRegmem, Reg|Mem, Reg, 0},
  400. {"bsr", 2, 0x0fbd, _, Modrm|ReverseRegRegmem, Reg|Mem, Reg, 0},
  401. {"bt", 2, 0x0fa3, _, Modrm, Reg, Reg|Mem, 0},
  402. {"bt", 2, 0x0fba, 4, Modrm, Imm8, Reg|Mem, 0},
  403. {"btc", 2, 0x0fbb, _, Modrm, Reg, Reg|Mem, 0},
  404. {"btc", 2, 0x0fba, 7, Modrm, Imm8, Reg|Mem, 0},
  405. {"btr", 2, 0x0fb3, _, Modrm, Reg, Reg|Mem, 0},
  406. {"btr", 2, 0x0fba, 6, Modrm, Imm8, Reg|Mem, 0},
  407. {"bts", 2, 0x0fab, _, Modrm, Reg, Reg|Mem, 0},
  408. {"bts", 2, 0x0fba, 5, Modrm, Imm8, Reg|Mem, 0},
  409.  
  410. /* interrupts & op. sys insns */
  411. /* See i386.c for conversion of 'int $3' into the special int 3 insn. */
  412. #define INT_OPCODE 0xcd
  413. #define INT3_OPCODE 0xcc
  414. {"int", 1, 0xcd, _, NoModrm, Imm8, 0, 0},
  415. {"int3", 0, 0xcc, _, NoModrm, 0, 0, 0},
  416. {"into", 0, 0xce, _, NoModrm, 0, 0, 0},
  417. {"iret", 0, 0xcf, _, NoModrm, 0, 0, 0},
  418.  
  419. {"boundl", 2, 0x62, _, Modrm, Reg32, Mem, 0},
  420. {"boundw", 2, 0x6662, _, Modrm, Reg16, Mem, 0},
  421.  
  422. {"hlt", 0, 0xf4, _, NoModrm, 0, 0, 0},
  423. {"wait", 0, 0x9b, _, NoModrm, 0, 0, 0},
  424. /* nop is actually 'xchgl %eax, %eax' */
  425. {"nop", 0, 0x90, _, NoModrm, 0, 0, 0},
  426.  
  427. /* protection control */
  428. {"arpl", 2, 0x63, _, Modrm, Reg16, Reg16|Mem, 0},
  429. {"lar", 2, 0x0f02, _, Modrm|ReverseRegRegmem, WordReg|Mem, WordReg, 0},
  430. {"lgdt", 1, 0x0f01, 2, Modrm, Mem, 0, 0},
  431. {"lidt", 1, 0x0f01, 3, Modrm, Mem, 0, 0},
  432. {"lldt", 1, 0x0f00, 2, Modrm, WordReg|Mem, 0, 0},
  433. {"lmsw", 1, 0x0f01, 6, Modrm, WordReg|Mem, 0, 0},
  434. {"lsl", 2, 0x0f03, _, Modrm|ReverseRegRegmem, WordReg|Mem, WordReg, 0},
  435. {"ltr", 1, 0x0f00, 3, Modrm, WordReg|Mem, 0, 0},
  436.  
  437. {"sgdt", 1, 0x0f01, 0, Modrm, Mem, 0, 0},
  438. {"sidt", 1, 0x0f01, 1, Modrm, Mem, 0, 0},
  439. {"sldt", 1, 0x0f00, 0, Modrm, WordReg|Mem, 0, 0},
  440. {"smsw", 1, 0x0f01, 4, Modrm, WordReg|Mem, 0, 0},
  441. {"str", 1, 0x0f00, 1, Modrm, Reg16|Mem, 0, 0},
  442.  
  443. {"verr", 1, 0x0f00, 4, Modrm, WordReg|Mem, 0, 0},
  444. {"verw", 1, 0x0f00, 5, Modrm, WordReg|Mem, 0, 0},
  445.  
  446. /* floating point instructions */
  447.  
  448. /* load */
  449. {"fld", 1, 0xd9c0, _, ShortForm, FloatReg, 0, 0}, /* register */
  450. {"flds", 1, 0xd9, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem float */
  451. {"fildl", 1, 0xdb, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem word */
  452. {"fldl", 1, 0xdd, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem double */
  453. {"fldl", 1, 0xd9c0, _, ShortForm, FloatReg, 0, 0}, /* register */
  454. {"filds", 1, 0xdf, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem dword */
  455. {"fildq", 1, 0xdf, 5, Modrm, Mem, 0, 0},           /* %st0 <-- mem qword */
  456. {"fldt", 1, 0xdb, 5, Modrm, Mem, 0, 0},           /* %st0 <-- mem efloat */
  457. {"fbld", 1, 0xdf, 4, Modrm, Mem, 0, 0},           /* %st0 <-- mem bcd */
  458.  
  459. /* store (no pop) */
  460. {"fst", 1, 0xddd0, _, ShortForm, FloatReg, 0, 0}, /* register */
  461. {"fsts", 1, 0xd9, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem float */
  462. {"fistl", 1, 0xdb, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem dword */
  463. {"fstl", 1, 0xdd, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem double */
  464. {"fstl", 1, 0xddd0, _, ShortForm, FloatReg, 0, 0}, /* register */
  465. {"fists", 1, 0xdf, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem word */
  466.  
  467. /* store (with pop) */
  468. {"fstp", 1, 0xddd8, _, ShortForm, FloatReg, 0, 0}, /* register */
  469. {"fstps", 1, 0xd9, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem float */
  470. {"fistpl", 1, 0xdb, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem word */
  471. {"fstpl", 1, 0xdd, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem double */
  472. {"fstpl", 1, 0xddd8, _, ShortForm, FloatReg, 0, 0}, /* register */
  473. {"fistps", 1, 0xdf, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem dword */
  474. {"fistpq", 1, 0xdf, 7, Modrm, Mem, 0, 0},           /* %st0 --> mem qword */
  475. {"fstpt", 1, 0xdb, 7, Modrm, Mem, 0, 0},           /* %st0 --> mem efloat */
  476. {"fbstp", 1, 0xdf, 6, Modrm, Mem, 0, 0},           /* %st0 --> mem bcd */
  477.  
  478. /* exchange %st<n> with %st0 */
  479. {"fxch", 1, 0xd9c8, _, ShortForm, FloatReg, 0, 0},
  480.  
  481. /* comparison (without pop) */
  482. {"fcom", 1, 0xd8d0, _, ShortForm, FloatReg, 0, 0},
  483. {"fcoms", 1, 0xd8, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem float  */
  484. {"ficoml", 1, 0xda, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem word  */ 
  485. {"fcoml", 1, 0xdc, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem double  */
  486. {"fcoml", 1, 0xd8d0, _, ShortForm, FloatReg, 0, 0},
  487. {"ficoms", 1, 0xde, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem dword */
  488.  
  489. /* comparison (with pop) */
  490. {"fcomp", 1, 0xd8d8, _, ShortForm, FloatReg, 0, 0},
  491. {"fcomps", 1, 0xd8, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem float  */
  492. {"ficompl", 1, 0xda, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem word  */ 
  493. {"fcompl", 1, 0xdc, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem double  */
  494. {"fcompl", 1, 0xd8d8, _, ShortForm, FloatReg, 0, 0},
  495. {"ficomps", 1, 0xde, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem dword */
  496. {"fcompp", 0, 0xded9, _, NoModrm, 0, 0, 0}, /* compare %st0, %st1 & pop twice */
  497.  
  498. /* unordered comparison (with pop) */
  499. {"fucom", 1, 0xdde0, _, ShortForm, FloatReg, 0, 0},
  500. {"fucomp", 1, 0xdde8, _, ShortForm, FloatReg, 0, 0},
  501. {"fucompp", 0, 0xdae9, _, NoModrm, 0, 0, 0}, /* ucompare %st0, %st1 & pop twice */
  502.  
  503. {"ftst", 0, 0xd9e4, _, NoModrm, 0, 0, 0},   /* test %st0 */
  504. {"fxam", 0, 0xd9e5, _, NoModrm, 0, 0, 0},   /* examine %st0 */
  505.  
  506. /* load constants into %st0 */
  507. {"fld1", 0, 0xd9e8, _, NoModrm, 0, 0, 0},   /* %st0 <-- 1.0 */
  508. {"fldl2t", 0, 0xd9e9, _, NoModrm, 0, 0, 0},   /* %st0 <-- log2(10) */
  509. {"fldl2e", 0, 0xd9ea, _, NoModrm, 0, 0, 0},   /* %st0 <-- log2(e) */
  510. {"fldpi", 0, 0xd9eb, _, NoModrm, 0, 0, 0},   /* %st0 <-- pi */
  511. {"fldlg2", 0, 0xd9ec, _, NoModrm, 0, 0, 0},   /* %st0 <-- log10(2) */
  512. {"fldln2", 0, 0xd9ed, _, NoModrm, 0, 0, 0},   /* %st0 <-- ln(2) */
  513. {"fldz", 0, 0xd9ee, _, NoModrm, 0, 0, 0},   /* %st0 <-- 0.0 */
  514.  
  515. /* arithmetic */
  516.  
  517. /* add */
  518. {"fadd", 1, 0xd8c0, _, ShortForm, FloatReg, 0, 0},
  519. {"fadd", 2, 0xd8c0, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
  520. {"fadd", 0, 0xdcc1, _, NoModrm, 0, 0, 0}, /* alias for fadd %st, %st(1) */
  521. {"faddp", 1, 0xdac0, _, ShortForm, FloatReg, 0, 0},
  522. {"faddp", 2, 0xdac0, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
  523. {"faddp", 0, 0xdec1, _, NoModrm, 0, 0, 0}, /* alias for faddp %st, %st(1) */
  524. {"fadds", 1, 0xd8, 0, Modrm, Mem, 0, 0},
  525. {"fiaddl", 1, 0xda, 0, Modrm, Mem, 0, 0},
  526. {"faddl", 1, 0xdc, 0, Modrm, Mem, 0, 0},
  527. {"fiadds", 1, 0xde, 0, Modrm, Mem, 0, 0},
  528.  
  529. /* sub */
  530. /* Note:  intel has decided that certain of these operations are reversed
  531.    in assembler syntax. */
  532. {"fsub", 1, 0xd8e0, _, ShortForm, FloatReg, 0, 0},
  533. {"fsub", 2, 0xd8e0, _, ShortForm, FloatReg, FloatAcc, 0},
  534. #ifdef NON_BROKEN_OPCODES
  535. {"fsub", 2, 0xdce8, _, ShortForm, FloatAcc, FloatReg, 0},
  536. #else
  537. {"fsub", 2, 0xdce0, _, ShortForm, FloatAcc, FloatReg, 0},
  538. #endif
  539. {"fsub", 0, 0xdce1, _, NoModrm, 0, 0, 0},
  540. {"fsubp", 1, 0xdae0, _, ShortForm, FloatReg, 0, 0},
  541. {"fsubp", 2, 0xdae0, _, ShortForm, FloatReg, FloatAcc, 0},
  542. #ifdef NON_BROKEN_OPCODES
  543. {"fsubp", 2, 0xdee8, _, ShortForm, FloatAcc, FloatReg, 0},
  544. #else
  545. {"fsubp", 2, 0xdee0, _, ShortForm, FloatAcc, FloatReg, 0},
  546. #endif
  547. {"fsubp", 0, 0xdee1, _, NoModrm, 0, 0, 0},
  548. {"fsubs", 1, 0xd8, 4, Modrm, Mem, 0, 0},
  549. {"fisubl", 1, 0xda, 4, Modrm, Mem, 0, 0},
  550. {"fsubl", 1, 0xdc, 4, Modrm, Mem, 0, 0},
  551. {"fisubs", 1, 0xde, 4, Modrm, Mem, 0, 0},
  552.  
  553. /* sub reverse */
  554. {"fsubr", 1, 0xd8e8, _, ShortForm, FloatReg, 0, 0},
  555. {"fsubr", 2, 0xd8e8, _, ShortForm, FloatReg, FloatAcc, 0},
  556. #ifdef NON_BROKEN_OPCODES
  557. {"fsubr", 2, 0xdce0, _, ShortForm, FloatAcc, FloatReg, 0},
  558. #else
  559. {"fsubr", 2, 0xdce8, _, ShortForm, FloatAcc, FloatReg, 0},
  560. #endif
  561. {"fsubr", 0, 0xdce9, _, NoModrm, 0, 0, 0},
  562. {"fsubrp", 1, 0xdae8, _, ShortForm, FloatReg, 0, 0},
  563. {"fsubrp", 2, 0xdae8, _, ShortForm, FloatReg, FloatAcc, 0},
  564. #ifdef NON_BROKEN_OPCODES
  565. {"fsubrp", 2, 0xdee0, _, ShortForm, FloatAcc, FloatReg, 0},
  566. #else
  567. {"fsubrp", 2, 0xdee8, _, ShortForm, FloatAcc, FloatReg, 0},
  568. #endif
  569. {"fsubrp", 0, 0xdee9, _, NoModrm, 0, 0, 0},
  570. {"fsubrs", 1, 0xd8, 5, Modrm, Mem, 0, 0},
  571. {"fisubrl", 1, 0xda, 5, Modrm, Mem, 0, 0},
  572. {"fsubrl", 1, 0xdc, 5, Modrm, Mem, 0, 0},
  573. {"fisubrs", 1, 0xde, 5, Modrm, Mem, 0, 0},
  574.  
  575. /* mul */
  576. {"fmul", 1, 0xd8c8, _, ShortForm, FloatReg, 0, 0},
  577. {"fmul", 2, 0xd8c8, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
  578. {"fmul", 0, 0xdcc9, _, NoModrm, 0, 0, 0},
  579. {"fmulp", 1, 0xdac8, _, ShortForm, FloatReg, 0, 0},
  580. {"fmulp", 2, 0xdac8, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
  581. {"fmulp", 0, 0xdec9, _, NoModrm, 0, 0, 0},
  582. {"fmuls", 1, 0xd8, 1, Modrm, Mem, 0, 0},
  583. {"fimull", 1, 0xda, 1, Modrm, Mem, 0, 0},
  584. {"fmull", 1, 0xdc, 1, Modrm, Mem, 0, 0},
  585. {"fimuls", 1, 0xde, 1, Modrm, Mem, 0, 0},
  586.  
  587. /* div */
  588. /* Note:  intel has decided that certain of these operations are reversed
  589.    in assembler syntax. */
  590. {"fdiv", 1, 0xd8f0, _, ShortForm, FloatReg, 0, 0},
  591. {"fdiv", 2, 0xd8f0, _, ShortForm, FloatReg, FloatAcc, 0},
  592. #ifdef NON_BROKEN_OPCODES
  593. {"fdiv", 2, 0xdcf8, _, ShortForm, FloatAcc, FloatReg, 0},
  594. #else
  595. {"fdiv", 2, 0xdcf0, _, ShortForm, FloatAcc, FloatReg, 0},
  596. #endif
  597. {"fdiv", 0, 0xdcf1, _, NoModrm, 0, 0, 0},
  598. {"fdivp", 1, 0xdaf0, _, ShortForm, FloatReg, 0, 0},
  599. {"fdivp", 2, 0xdaf0, _, ShortForm, FloatReg, FloatAcc, 0},
  600. #ifdef NON_BROKEN_OPCODES
  601. {"fdivp", 2, 0xdef8, _, ShortForm, FloatAcc, FloatReg, 0},
  602. #else
  603. {"fdivp", 2, 0xdef0, _, ShortForm, FloatAcc, FloatReg, 0},
  604. #endif
  605. {"fdivp", 0, 0xdef1, _, NoModrm, 0, 0, 0},
  606. {"fdivs", 1, 0xd8, 6, Modrm, Mem, 0, 0},
  607. {"fidivl", 1, 0xda, 6, Modrm, Mem, 0, 0},
  608. {"fdivl", 1, 0xdc, 6, Modrm, Mem, 0, 0},
  609. {"fidivs", 1, 0xde, 6, Modrm, Mem, 0, 0},
  610.  
  611. /* div reverse */
  612. {"fdivr", 1, 0xd8f8, _, ShortForm, FloatReg, 0, 0},
  613. {"fdivr", 2, 0xd8f8, _, ShortForm, FloatReg, FloatAcc, 0},
  614. #ifdef NON_BROKEN_OPCODES
  615. {"fdivr", 2, 0xdcf0, _, ShortForm, FloatAcc, FloatReg, 0},
  616. #else
  617. {"fdivr", 2, 0xdcf8, _, ShortForm, FloatAcc, FloatReg, 0},
  618. #endif
  619. {"fdivr", 0, 0xdcf9, _, NoModrm, 0, 0, 0},
  620. {"fdivrp", 1, 0xdaf8, _, ShortForm, FloatReg, 0, 0},
  621. {"fdivrp", 2, 0xdaf8, _, ShortForm, FloatReg, FloatAcc, 0},
  622. #ifdef NON_BROKEN_OPCODES
  623. {"fdivrp", 2, 0xdef0, _, ShortForm, FloatAcc, FloatReg, 0},
  624. #else
  625. {"fdivrp", 2, 0xdef8, _, ShortForm, FloatAcc, FloatReg, 0},
  626. #endif
  627. {"fdivrp", 0, 0xdef9, _, NoModrm, 0, 0, 0},
  628. {"fdivrs", 1, 0xd8, 7, Modrm, Mem, 0, 0},
  629. {"fidivrl", 1, 0xda, 7, Modrm, Mem, 0, 0},
  630. {"fdivrl", 1, 0xdc, 7, Modrm, Mem, 0, 0},
  631. {"fidivrs", 1, 0xde, 7, Modrm, Mem, 0, 0},
  632.  
  633. {"f2xm1", 0,   0xd9f0, _, NoModrm, 0, 0, 0},
  634. {"fyl2x", 0,   0xd9f1, _, NoModrm, 0, 0, 0},
  635. {"fptan", 0,   0xd9f2, _, NoModrm, 0, 0, 0},
  636. {"fpatan", 0,  0xd9f3, _, NoModrm, 0, 0, 0},
  637. {"fxtract", 0, 0xd9f4, _, NoModrm, 0, 0, 0},
  638. {"fprem1", 0,  0xd9f5, _, NoModrm, 0, 0, 0},
  639. {"fdecstp", 0,  0xd9f6, _, NoModrm, 0, 0, 0},
  640. {"fincstp", 0,  0xd9f7, _, NoModrm, 0, 0, 0},
  641. {"fprem", 0,   0xd9f8, _, NoModrm, 0, 0, 0},
  642. {"fyl2xp1", 0, 0xd9f9, _, NoModrm, 0, 0, 0},
  643. {"fsqrt", 0,   0xd9fa, _, NoModrm, 0, 0, 0},
  644. {"fsincos", 0, 0xd9fb, _, NoModrm, 0, 0, 0},
  645. {"frndint", 0, 0xd9fc, _, NoModrm, 0, 0, 0},
  646. {"fscale", 0,  0xd9fd, _, NoModrm, 0, 0, 0},
  647. {"fsin", 0,    0xd9fe, _, NoModrm, 0, 0, 0},
  648. {"fcos", 0,    0xd9ff, _, NoModrm, 0, 0, 0},
  649.  
  650. {"fchs", 0, 0xd9e0, _, NoModrm, 0, 0, 0},
  651. {"fabs", 0, 0xd9e1, _, NoModrm, 0, 0, 0},
  652.  
  653. /* processor control */
  654. {"fninit", 0, 0xdbe3, _, NoModrm, 0, 0, 0},
  655. {"finit", 0, 0xdbe3, _, NoModrm, 0, 0, 0},
  656. {"fldcw", 1, 0xd9, 5, Modrm, Mem, 0, 0},
  657. {"fnstcw", 1, 0xd9, 7, Modrm, Mem, 0, 0},
  658. {"fstcw", 1, 0xd9, 7, Modrm, Mem, 0, 0},
  659. {"fnstsw", 1, 0xdfe0, _, NoModrm, Acc, 0, 0},
  660. {"fnstsw", 1, 0xdd, 7, Modrm, Mem, 0, 0},
  661. {"fnstsw", 0, 0xdfe0, _, NoModrm, 0, 0, 0},
  662. {"fstsw", 1, 0xdfe0, _, NoModrm, Acc, 0, 0},
  663. {"fstsw", 1, 0xdd, 7, Modrm, Mem, 0, 0},
  664. {"fstsw", 0, 0xdfe0, _, NoModrm, 0, 0, 0},
  665. {"fnclex", 0, 0xdbe2, _, NoModrm, 0, 0, 0},
  666. {"fclex", 0, 0xdbe2, _, NoModrm, 0, 0, 0},
  667. /*
  668.  We ignore the short format (287) versions of fstenv/fldenv & fsave/frstor
  669.  instructions;  i'm not sure how to add them or how they are different.
  670.  My 386/387 book offers no details about this.
  671. */
  672. {"fnstenv", 1, 0xd9, 6, Modrm, Mem, 0, 0},
  673. {"fstenv", 1, 0xd9, 6, Modrm, Mem, 0, 0},
  674. {"fldenv", 1, 0xd9, 4, Modrm, Mem, 0, 0},
  675. {"fnsave", 1, 0xdd, 6, Modrm, Mem, 0, 0},
  676. {"fsave", 1, 0xdd, 6, Modrm, Mem, 0, 0},
  677. {"frstor", 1, 0xdd, 4, Modrm, Mem, 0, 0},
  678.  
  679. {"ffree", 1, 0xddc0, _, ShortForm, FloatReg, 0, 0},
  680. {"fnop", 0, 0xd9d0, _, NoModrm, 0, 0, 0},
  681. {"fwait", 0, 0x9b, _, NoModrm, 0, 0, 0},
  682.  
  683. /*
  684.   opcode prefixes; we allow them as seperate insns too
  685.   (see prefix table below)
  686. */
  687. {"aword", 0, 0x67, _, NoModrm, 0, 0, 0},
  688. {"word", 0, 0x66, _, NoModrm, 0, 0, 0},
  689. {"lock", 0, 0xf0, _, NoModrm, 0, 0, 0},
  690. {"cs", 0, 0x2e, _, NoModrm, 0, 0, 0},
  691. {"ds", 0, 0x3e, _, NoModrm, 0, 0, 0},
  692. {"es", 0, 0x26, _, NoModrm, 0, 0, 0},
  693. {"fs", 0, 0x64, _, NoModrm, 0, 0, 0},
  694. {"gs", 0, 0x65, _, NoModrm, 0, 0, 0},
  695. {"ss", 0, 0x36, _, NoModrm, 0, 0, 0},
  696. {"rep", 0, 0xf3, _, NoModrm, 0, 0, 0},
  697. {"repe", 0, 0xf3, _, NoModrm, 0, 0, 0},
  698. { "repne", 0, 0xf2, _, NoModrm, 0, 0, 0},
  699.  
  700. {"", 0, 0, 0, 0, 0, 0, 0}    /* sentinal */
  701. };
  702. #undef _
  703.  
  704. template *i386_optab_end 
  705.   = i386_optab + sizeof (i386_optab)/sizeof(i386_optab[0]);
  706.  
  707. /* 386 register table */
  708.  
  709. reg_entry i386_regtab[] = {
  710.   /* 8 bit regs */
  711.   {"al", Reg8|Acc, 0}, {"cl", Reg8|ShiftCount, 1}, {"dl", Reg8, 2},
  712.   {"bl", Reg8, 3},
  713.   {"ah", Reg8, 4}, {"ch", Reg8, 5}, {"dh", Reg8, 6}, {"bh", Reg8, 7},
  714.   /* 16 bit regs */
  715.   {"ax", Reg16|Acc, 0}, {"cx", Reg16, 1}, {"dx", Reg16|InOutPortReg, 2}, {"bx", Reg16, 3},
  716.   {"sp", Reg16, 4}, {"bp", Reg16, 5}, {"si", Reg16, 6}, {"di", Reg16, 7},
  717.   /* 32 bit regs */
  718.   {"eax", Reg32|Acc, 0}, {"ecx", Reg32, 1}, {"edx", Reg32, 2}, {"ebx", Reg32, 3},
  719.   {"esp", Reg32, 4}, {"ebp", Reg32, 5}, {"esi", Reg32, 6}, {"edi", Reg32, 7},
  720.   /* segment registers */
  721.   {"es", SReg2, 0}, {"cs", SReg2, 1}, {"ss", SReg2, 2},
  722.   {"ds", SReg2, 3}, {"fs", SReg3, 4}, {"gs", SReg3, 5},
  723.   /* control registers */
  724.   {"cr0", Control, 0},   {"cr2", Control, 2},   {"cr3", Control, 3},
  725.   /* debug registers */
  726.   {"db0", Debug, 0},   {"db1", Debug, 1},   {"db2", Debug, 2},
  727.   {"db3", Debug, 3},   {"db6", Debug, 6},   {"db7", Debug, 7},
  728.   /* test registers */
  729.   {"tr6", Test, 6}, {"tr7", Test, 7},
  730.   /* float registers */
  731.   {"st(0)", FloatReg|FloatAcc, 0},
  732.   {"st", FloatReg|FloatAcc, 0},
  733.   {"st(1)", FloatReg, 1}, {"st(2)", FloatReg, 2}, 
  734.   {"st(3)", FloatReg, 3}, {"st(4)", FloatReg, 4}, {"st(5)", FloatReg, 5}, 
  735.   {"st(6)", FloatReg, 6}, {"st(7)", FloatReg, 7}
  736. };
  737.  
  738. #define MAX_REG_NAME_SIZE 8    /* for parsing register names from input */
  739.  
  740. reg_entry *i386_regtab_end
  741.   = i386_regtab + sizeof(i386_regtab)/sizeof(i386_regtab[0]);
  742.  
  743. /* segment stuff */
  744. seg_entry cs = { "cs", 0x2e };
  745. seg_entry ds = { "ds", 0x3e };
  746. seg_entry ss = { "ss", 0x36 };
  747. seg_entry es = { "es", 0x26 };
  748. seg_entry fs = { "fs", 0x64 };
  749. seg_entry gs = { "gs", 0x65 };
  750. seg_entry null = { "", 0x0 };
  751.  
  752. /*
  753.   This table is used to store the default segment register implied by all
  754.   possible memory addressing modes.
  755.   It is indexed by the mode & modrm entries of the modrm byte as follows:
  756.       index = (mode<<3) | modrm;
  757. */
  758. seg_entry *one_byte_segment_defaults[] = {
  759.   /* mode 0 */
  760.   &ds, &ds, &ds, &ds, &null, &ds, &ds, &ds,
  761.   /* mode 1 */
  762.   &ds, &ds, &ds, &ds, &null, &ss, &ds, &ds,
  763.   /* mode 2 */
  764.   &ds, &ds, &ds, &ds, &null, &ss, &ds, &ds,
  765.   /* mode 3 --- not a memory reference; never referenced */
  766. };
  767.  
  768. seg_entry *two_byte_segment_defaults[] = {
  769.   /* mode 0 */
  770.   &ds, &ds, &ds, &ds, &ss, &ds, &ds, &ds,
  771.   /* mode 1 */
  772.   &ds, &ds, &ds, &ds, &ss, &ds, &ds, &ds,
  773.   /* mode 2 */
  774.   &ds, &ds, &ds, &ds, &ss, &ds, &ds, &ds,
  775.   /* mode 3 --- not a memory reference; never referenced */
  776. };
  777.  
  778. prefix_entry i386_prefixtab[] = {
  779.   { "addr16", 0x67 },        /* address size prefix ==> 16bit addressing
  780.                  * (How is this useful?) */
  781. #define WORD_PREFIX_OPCODE 0x66
  782.   { "data16", 0x66 },        /* operand size prefix */
  783.   { "lock", 0xf0 },        /* bus lock prefix */
  784.   { "wait", 0x9b },        /* wait for coprocessor */
  785.   { "cs", 0x2e }, { "ds", 0x3e }, /* segment overrides ... */
  786.   { "es", 0x26 }, { "fs", 0x64 },
  787.   { "gs", 0x65 }, { "ss", 0x36 },
  788. /* REPE & REPNE used to detect rep/repne with a non-string instruction */
  789. #define REPNE 0xf2
  790. #define REPE  0xf3
  791.   { "rep", 0xf3 }, { "repe", 0xf3 }, /* repeat string instructions */
  792.   { "repne", 0xf2 }
  793. };
  794.  
  795. prefix_entry *i386_prefixtab_end
  796.   = i386_prefixtab + sizeof(i386_prefixtab)/sizeof(i386_prefixtab[0]);
  797.  
  798.